

KOREAN PATENT ABSTRACT (KR) PUBLICATION

(11) Publication No.: 1998-073447

(43) Publication Date: 5 November 1998

(21) Application No.: 1997-008718

(22) Application Date: 14 March 1997

(51) Int. Cl.: G11C 7/00

(73) Applicant:

Kim, Kwang-ho, Samsung Electronics Co., Ltd. 416 Maetan-3-dong, Paldal-gu, Suwon-City, Kyunggi-do, Korea

(72) Inventor:

Lee, Jae-hyung

(54) Title of the Invention:

Input buffer of semiconductor memory device

Abstract:

Provided is an input buffer of a semiconductor memory device including an inverter which is coupled to an input signal and inverts the input signal if a LVTTL signal is input, and a differential amplifier which is coupled to the input signal and the inverter and compares the input signal and a reference signal if a SSTL signal is input. The input buffer operates as the inverter for LVTTL interface, and operates as the differential amplifier for SSTL interface, thereby reducing stand-by current.

MAY 30 2002

10-2000-1/522

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. CI.		(11) 공개번호 (43) 공개일자	특 1998-073447 1998년 11월 05일	
G11C 7/00	与 1997-008718	(40) 821274		
(21) 출원반호				
(22) 출원일자	1997년03월14일			
(7:) 출원인	성성전자 주식회사, 김광호			
	대한인국		•	
	442-373			
	경기도 수원시 팔달구 배틴똥 416번지	- i		
(72) 발명자	이재형			
	대한민국			
	463-500			
	경기도 성당시 분당된 구비종 222번지 무져게마을 건영이면도 1002종 603호			
(77) 심사청구	Of CE	V		
(54) 출원명	반도체 메모리 장치의 엽력 버퍼			-

8.3

본 방명은 반도체 매모리 장차의 일력 배피에 관한 것으로, 입력 신호에 연결되어 EVTTE의 신호가 입력 신호로서 입력되면 상 기, 입력 신호를 반전시키는 안배탄, 및 장기 입력 신호와 장기 인배터에 연결되고 SSTL의 신호가 입력 신호로서 입력되면 압력 신호와 참조 전압을 비교하여 출력 신호를 출력하는 첫동 중목부를 구비함으로써, 안태페이스가 EVTTE일 경우는 안배대로 동적 되고 인태페이스가 SSTL일 패는 자동 중목기정으로 동작하며, 따라서 하기 전류되 강소된다.

. .

:

도 1은 본 발명에 다른 반도체 메그리 장치의 압력 배퍼의 회로도.

그 얼룩 취임된 생활

ng (L. Se, M

人姓氏斯斯森 人名英格兰人姓氏格 的复数

본 발영은 반도체 메모리 장치에 관한 것으로서, 특히 임력 베페어 관한 것이다.

반도체 데모리 장치를 여용하는 시스템의 성능이 형상되기 위해서는 반도체 메모리 장치의 성능도 형상되어야 된다. 반도체 때 모리 장치의 성능을 형상시키기 위한 방법 중의 하나가 하이 표포인스(nigh performance)용 인터페이스 분칙이 저시되고 있다. 중기적 DRAM 장치의 경우, 클러 주마추가 66.7[쩐]이하에서는 인터페이스로 보통 EVITE(Low Voitage Transistor Logic) 또는 EVCMOS(Low oltage CMOS)가 사용되고 있지만, 플릭 취태수가 100.[쩐]이상으로 형성됨에 또한 인터페이스로 STE(Stub Series Transceiver Logic)과 같은 서로운 인터페이스 구조가 제시되고 있다. 왜 나하면 EVIT는로써는 신호 중실도(하 scrity) 취임에서 100[쩐] 이상의 동작을 관측시키기 어렵게 되었다.

입력 버머는 반도체 장치의 외부에서 입력되는 신호업 견압 해발을 감지하여 빈도체 장치의 내부에서 사용되는 전압 례법로 변 현지혜택을 역할을 하는 수단이다. 일반적으로 반도체 메모리 장치에 사용되는 입력 비파는 TVTTL 인터페이스의 경우 LVTE. 심호를 입력으로 받아서 CMCS 러벨로 변환시켜준다. 동기식 DRAM에 사용되는 입력 테퍼는 인터페이스에 상단없이 입력 비교 의 용적공 원활히 수핵하기 위하여 임반석으로 자동 승목기형으로 만성된다. 그런데 차동 종목기형의 입혀 테퍼는 전류 스모가 프로로 내가 상태에서 흐르는 태기 전류가 많이 흐른다.

관인 양혁 터피가 어머려로 구성되면 삼기 대기 전류가 많이 흐른는 문제점통 여는 성도 해결할 수 있다.

그런데 언니테이스가 88기업 때문 전소 서역을 기취으로 ±200 (ლ)의 전염이 인혁 신호로서 인가되므두. 이 때문 인버티로 보성된 입력 버피는 사용될 수가 없다.

人名西西克克 医锥形 医毛虫病 医动物

따라서 본 발명이 이루고지하는 기술적 대체는 인터페이스가 LVTTL의 경우는 인버터로 동작되고, 인터페이스가 SSTL일 너는 첫왕 충폭기형으로 동작되는 반도체 메모리 정치의 입력 반대를 제공하는데 있다.

and a transfer of the second

상기 과제를 이루기 위하여 본 반병은, 입력 신호에 연결되어 LVTTL의 신호가 입력 신호로서 입력노면 상기 입력 신호를 반찬 사키는 인터터, 및 상기 입력 신호와 상기 인배터에 연결되고 SSTL의 신호가 입력 신호로서 입력되면 입력 선호와 참조 신입물 비교하여 출력 신호를 총력하는 자동 중목부를 구비하는 것을 특징으로하는 반도체 메모리 장치의 입력 비피를 제공한다.

상기 본 발명의 입력 벼퍼에 의하면, 인터페이스가 LVTTL일 경우는 인배터로 동작되고, 인터페이스가 SSTL임 때는 차통 증폭 기병으로 동작한다.

여하, 신시예를 통하여 본 필명을 상세히 설명하기로 한다.

도 1은 본 발영에 따른 반도체 애모리 장치의 일력 배파의 코로모이다. 도 1에 도시된 일력 배퍼는 역배청부(11)와 차통 승독로(51)로 구성된다.

장기 인배팅부(11)는 PMOS트랜지스터(13)와 NMOS트랜지스테(15)를 구비한다

PMCS트랜포스터(13)는 전원 전압(Voc)에 소오스가 언ვ되고, 입력 신호(Pi)에 케이트가 연결되며, 처풍 종포부에 드레인이 역결되어있다. PMOS트랜저소터(13)는 입력 신호가 논리 로우(low) 레벨이면 활성화되어 전원 전압(Voc)을 성기 차동 중폭부(51)에 인가하고, 입력 신호(Ph)가 논리 하이(high) 레벨이면 비활성화된다.

NMCS트렌지스터(15)는 처동 종꼭부(51)에 드레인이 연결되고, 입력 신호(IN)에 케이트가 연결되며, 점차된(GND)에 소오스카 연결되어있다. NMOS트렌지스터(15)는 임력 신호(IK)가 논리 하이 레벨이연 활성화되어 상기 처동 중꼭부(51)렴 인에이불(ans. bte)시키고, 입력 신호(IN)가 논리 로우 레벨이면 비활정화되어 상가 처동 중꼭부(51)록 디세이틀(disabre)시킨다.

항기 차용 충목부(51)는 또 개의 PMOS트렌지스터뉼(53,58)과 두 개의 RMOS트렌치스러뉼(57,89)흶 구비한다

PMOS들랜지스테(53)는 PMOS트랜지스타의 트레인에 소오스카 연업되고, 케이트와 트레인티 서로 취임된다.

PDOS부렌지스대(55)는 PMOS부탁자소대(53)의 소유스대 케이트에 곽각 소유스와 케이트로 연결된다.

TUVOS틒렌ટ스난(87)는 PMOS트렌지스타(53)와 도레인에 트레인이 연결되고, 참추 전약(VBFF)에 서이트가 연결되며, TMOJ 트렌지스타(15)의 트레인에 중요스가 연결되다.

TIMOS특현지스터(59)는 PMOS뒷관치소터(55)의 포웨인에 트콤인이 연결되고, 열현 신호(대)에 게이트가 연결되며, HMOS트란 지스타(57)의 소요스에 소요스가 연결된다.

그리고 상기 차통 총폭부(51)의 출력단에 인배터(71)과 연결되어 삼기 차통 종폭부(51)의 출력을 반조시켜서 열릭 베페의 출력 신호(OUT)훒 밤생시킨다.

드 1에 도서된 입력 비파의 등작을 설명하기로 한다.

먼저, LVTTL의 입력 신호(IN)가 연가될 경우에 대해서 설명하기로 한다. 양력 신호(IN)가 논리 하이 레벨이면 NMOS트렌지스터들(15,59)가 활성화되므로 인버턴(71)의 입력단은 노리 조우 러분이 되고 그로 인하여 출력 신호(OUT)는 논리 하이 레벨이 된다. 입력 신호(IN)가 노리 로우 러벤어면 MMOS트렌지스터들(15,59)은 비활성화되고, PVOS트렌지스터(13)가 활성화되므로 인 벤터의 입역된은 논리 하이 레벨이 되고, 그로 인하여 출력 신호(OUT)는 논리 로우 레벨이 된다. 따라서 입력 처는 FVTT 또 당적이 인과된 경우는 인버터로서 등적한다.

대용, SSTL의 입력 전호가 인가원 경우에 대해 석당하기로 한다. 독력 전호(PI)는 (VSECEO)가 1)의 전앙 레벨이트도 10005 토벤지스터(15)와 PMOS트렌지스터(13)이 요두 텐운(Lum on)권기, 그렇고 참조 전앙(VRCE)과 역복 선호(II)는 서로 비교되며 참조 전앙(VRCE)에 움으면 NMOS트런지스터(57)와 PMOS플런지스터들(53,55)가 충성하되고, 그럴 인하여 출력 신호(OU)는 논리 국의 메벨이 된다. 안을 양력 전호(PI)가 경조 전력(VRCE)보다 높으면 NMOS트런지스터(50)가 활성화되므로 출력 신호(OUT)는 논리 하이 캠벨이 된다. 다리셔 SSTL과 임략 전투가 입력 반대이 인가되던 임력 변대는 제목 중복기로 중작한다.

'본 반양은 장기 실시에에 현점되지 않으며, 많은 반층이 꼭 방향의 기술적 시장 남에서 당 분야에서 통상의 시식을 되진 처네 그 '숙의 기능형은 명박하다. 상출한 바와 같이 본 발명에 따르면, 인터메이전가 LVTTL일 경우는 인버터로 동작되고, 인터페이스가 SSTL일 재는 차둥 종목 기형으로 동작한다. 따라서 대기 전류도 감소된다.

50% 医闭头透射

청구항 1.

압력 신호에 연결되어 LVTTL의 신호가 압력 신호로서 입력되면 상기 압력 신호를 반전시키는 인버터: 및

상기 입력 신호와 상기 안버터에 연결되고 SSTE의 신호가 입력 신호로서 입력되면 입력 신호와 참조 전압을 비교하여 출력 신호를 출력하는 차동 종목부를 구비하는 것을 특징으로하는 반도체 메모리 장치의 입력 바리.

5.1 [5]

1.01

